


AMD 64

1


Type/ Generation	Year	Data/ Address bus width	Level 1 Cache (KB)	Memory bus speed (MHz)	Internal clock speed (MHz)
Pentium/ Fifth	1993	64/32 bit	8+8	60-66	60-200
MMX/ Fifth	1997	64/32 bit	16+16	66	166-233
Pentium Pro/ Sixth	1995	64/32 bit	8+8	66	150-200
Pentium II/ Sixth	1997	64/32 bit	16+16	66	233-300
Pentium II/ Sixth	1998	64/32 bit	16+16	66/100	300-450
Pentium III/ Sixth	1999	64/32 bit	16+16	100	450-1.2GHz
AMD Athlon/ Seventh	1999	64/32 bit	64+64	266	500-2.2GHz
Pentium 4/ Seventh	2000	64/32 bit	12+8	400	1.4GHz-3.6GHz
AMD Athlon 64/ Eighth	2003	64/64 bit	64+64	400	2GHz-2.4GHz

2



Procesor AMD Athlon™ 64


3



Architektura AMD 64


4

HyperTransport




5

Rejestry w architekturze 64 bitowej



6



7


Intel Core

8


AMD Athlon 64	2003
Pentium M	2003
AMD Athlon 64 X2 – pierwszy dualcore	2004
Intel Core Duo	styczeń 2006
Intel Core 2 Duo	2006
AMD Phenom	2007
Intel i7	2008
AMD Bulldozer	2011

Pentium M – 2003r.

- Potok 12 faz
- ReOrder buffer 80 pozycji
- Scheduler przydziela instrukcje spośród grupy 24
- Micro Operation Fusion
- Dedykowany menadżer stosu
- L2 1024KB
- L1 poprawa efektywności działania
- Szybka FSB (Pentium4)
- SSE2
- Zaawansowane możliwości oszczędzania energii



Zdjęcie rdzenia Pentium M (Dothan) 2 MB L2




Zdjęcie dwurdzeniowego procesora Yonah (Core Duo)

11



Tick-Tock – model rozwoju procesorów Intelu

12




Zdjęcie rdzenia Intel Core 2 Duo

13

Core 2 Duo


- L2 - 2 lub 4MB, 16 krotne śledzenie
- Zarządzanie **czterema** niezależnymi równoległymi ciągami instrukcji jednocześnie
- Cztery dekodery; zwiększona liczba układów pobrań wyprzedzających do ośmiu
- Macro Operation Fusion
- Trzy jednostki arytmetyczno-logiczne
- Trzy jednostki typu SIMD+FP
- ReOrder Buffer 96 pozycji
- Sheduler wybiera instrukcje z grupy 32
- Memory Disambiguation
- 14-to stopniowy potok, większe częstotliwości taktowania
- SSE4
- **EMT64**
- Brak zintegrowanego kontrolera pamięci,
- Niewystarczająca wydajność FSB przy dwóch rdzeniach

14




Advanced Smart Cache - koniec problemów
ze spójnością pamięci cache

15




Intel Conroe - potencjalne możliwości wykonawcze układu wzrosły
z 3 do 4 instrukcji na takt, czyli aż o 33 %

16




Conroe - zastosowana została zupełnie nowa technika, nazwana Macro Operation Fusion

17



W przeciwieństwie do Micro Operation Fusion, Macro Operation Fusion analizuje jeszcze nie zdekodowane makro-instrukcje, i stara się łączyć je ze sobą już w fazie ich dekodowania

18



Conroe otrzymał aż trzy jednostki **arytmetyczno-logiczne**, stając się tym samym pierwszym procesorem x-86 w historii firmy posiadającym trzy jednostki obliczeń stałoprzecinkowych